Tấm wafer cacbua silic (SiC) 4H-N kích thước 6 inch là một chất nền bán dẫn có khoảng cách dải năng lượng rộng, được thiết kế dành cho các thiết bị điện tử công suất thế hệ mới. So với các vật liệu silicon truyền thống, SiC có độ bền điện trường phá vỡ cao hơn đáng kể, độ dẫn nhiệt vượt trội và hiệu suất ổn định trong điều kiện nhiệt độ và điện áp cao.
Khoảng cách dải năng lượng rộng khoảng 3,26 eV cho phép các thiết bị dựa trên SiC hoạt động ở điện áp và tần số chuyển mạch cao hơn đồng thời vẫn duy trì mức tổn thất năng lượng thấp. Do đó, SiC đã trở thành vật liệu chủ chốt cho các hệ thống chuyển đổi năng lượng hiệu suất cao, bao gồm xe điện, hệ thống năng lượng tái tạo và nguồn điện công nghiệp.
Định dạng tấm wafer 6 inch (loại 150 mm) hiện là tiêu chuẩn công nghiệp chủ đạo trong sản xuất các thiết bị SiC. Định dạng này mang lại sự cân bằng tối ưu giữa năng suất sản xuất, mức độ hoàn thiện của quy trình và hiệu quả chi phí, nhờ đó phù hợp cho cả sản xuất hàng loạt lẫn các ứng dụng nghiên cứu tiên tiến.
Tính chất vật liệu
4H-SiC là dạng tinh thể được sử dụng rộng rãi nhất trong lĩnh vực điện tử công suất nhờ tính đối xứng tinh thể và hiệu suất điện ưu việt.
Các đặc tính nội tại chính bao gồm:
- Khoảng cách dải năng lượng rộng (~3,26 eV) cho phép hoạt động ở điện áp cao
- Độ dẫn nhiệt cao (~4,9 W/cm·K) giúp tản nhiệt hiệu quả
- Điện trường phá vỡ cao (~3 MV/cm) cho phép thiết kế thiết bị nhỏ gọn
- Tốc độ bão hòa điện tử cao, hỗ trợ khả năng chuyển mạch nhanh
- Khả năng chống hóa chất và bức xạ tuyệt vời trong các môi trường khắc nghiệt
Những đặc tính này khiến SiC trở thành vật liệu quan trọng cho các thiết bị bán dẫn công suất cao, hiệu suất cao.
Quá trình phát triển tinh thể và quy trình sản xuất
Các tấm wafer SiC thường được sản xuất bằng phương pháp vận chuyển hơi vật lý (PVT), một quy trình công nghiệp đã được hoàn thiện để nuôi cấy tinh thể SiC khối.
Trong quá trình này, bột SiC có độ tinh khiết cao được thăng hoa ở nhiệt độ trên 2000°C. Các hạt ở pha hơi được dẫn truyền dưới sự điều chỉnh cẩn thận của độ dốc nhiệt và tái kết tinh trên một tinh thể hạt giống, tạo thành một khối tinh thể đơn.
Sau khi kết tinh, vật liệu trải qua:
- Cắt lát chính xác thành các tấm wafer
- Tạo hình cạnh và mài nhẵn
- Đánh bóng cơ học hóa học (CMP)
- Vệ sinh và kiểm tra lỗi
Trong quá trình chế tạo thiết bị, có thể áp dụng thêm quy trình epitaksi bằng phương pháp lắng đọng hóa học từ pha khí (CVD) để tạo ra các lớp epitaksi chất lượng cao với nồng độ pha tạp và độ dày được kiểm soát.
Ứng dụng
Thiết bị điện tử công suất
- MOSFET SiC cho các hệ thống chuyển mạch hiệu suất cao
- Diode rào cản Schottky (SBD) bằng silicon carbide (SiC) dùng cho quá trình chỉnh lưu tổn thất thấp
- Bộ chuyển đổi nguồn DC-DC và AC-DC
- Bộ điều khiển động cơ công nghiệp và bộ biến tần
Xe điện và hệ thống năng lượng
- Bộ sạc trên xe (OBC)
- Biến tần truyền động
- Hệ thống sạc nhanh
- Biến tần năng lượng tái tạo (năng lượng mặt trời / gió)
Ứng dụng trong môi trường khắc nghiệt
- Điện tử hàng không vũ trụ
- Hệ thống công nghiệp nhiệt độ cao
- Thiết bị điện tử trong lĩnh vực thăm dò dầu khí
- Thiết bị điện tử chống bức xạ
Các ứng dụng cấp hệ thống mới nổi
- Mô-đun nguồn nhỏ gọn cho các hệ thống quang điện tử
- Mạch điều khiển màn hình siêu nhỏ (tích hợp thiết kế tiết kiệm năng lượng)
Thông số kỹ thuật
Bảng thông số kỹ thuật của tấm wafer 4H-SiC 6 inch
| Bất động sản | Loại Z (Loại sản xuất) | Loại D (Loại kỹ thuật) |
|---|---|---|
| Đường kính | 149,5 – 150,0 mm | 149,5 – 150,0 mm |
| Loại hình | 4H-SiC | 4H-SiC |
| Độ dày | 350 ± 15 µm | 350 ± 25 µm |
| Loại độ dẫn điện | Loại N | Loại N |
| Góc lệch trục | 4,0° hướng về ± 0,5° | 4,0° hướng về ± 0,5° |
| Điện trở suất | 0,015 – 0,024 Ω·cm | 0,015 – 0,028 Ω·cm |
| Mật độ ống siêu nhỏ | ≤ 0,2 cm⁻² | ≤ 15 cm⁻² |
| Độ nhám bề mặt (Ra) | ≤ 1 nm | ≤ 1 nm |
| Độ nhám CMP | ≤ 0,2 nm | ≤ 0,5 nm |
| Tỷ lệ cho vay trên giá trị tài sản (LTV) | ≤ 2,5 µm | ≤ 5 µm |
| TTV | ≤ 6 µm | ≤ 15 µm |
| Cung | ≤ 25 µm | ≤ 40 µm |
| Warp | ≤ 35 µm | ≤ 60 µm |
| Loại trừ cạnh | 3 mm | 3 mm |
| Bao bì | Băng cassette / Tấm wafer đơn | Băng cassette / Tấm wafer đơn |
Kiểm soát chất lượng & Kiểm tra
Để đảm bảo tính nhất quán và khả năng tương thích với các thiết bị, mỗi tấm wafer đều phải trải qua các quy trình kiểm soát chất lượng nghiêm ngặt, bao gồm:
- Phương pháp nhiễu xạ tia X (XRD) để đánh giá cấu trúc tinh thể
- Kỹ thuật kính hiển vi lực nguyên tử (AFM) để đo độ nhám bề mặt
- Lập bản đồ quang phát quang (PL) để phân tích sự phân bố khuyết tật
- Kiểm tra quang học dưới ánh sáng cường độ cao
- Kiểm tra hình học (độ cong, độ võng, độ chênh lệch độ dày)
Các cuộc kiểm tra này đảm bảo tính ổn định của tấm wafer cho quá trình phát triển lớp phủ epitaxial và sản xuất thiết bị ở các công đoạn tiếp theo.
Ưu điểm
Nền tảng tấm wafer SiC 6 inch mang lại một số lợi thế quan trọng:
- Kích thước wafer theo tiêu chuẩn công nghiệp dành cho sản xuất hàng loạt
- Chi phí trên mỗi thiết bị giảm nhờ việc tận dụng tấm wafer hiệu quả hơn
- Khả năng tương thích cao với các quy trình phát triển lớp phủ và chế tạo thiết bị
- Mật độ khuyết tật thấp (được tối ưu hóa để nâng cao hiệu suất sản xuất thiết bị điện)
- Hiệu suất điện và nhiệt ổn định
- Phù hợp cho cả nghiên cứu và phát triển (R&D) lẫn sản xuất quy mô lớn
Các tùy chọn tùy chỉnh
Chúng tôi hỗ trợ tùy chỉnh linh hoạt dựa trên các yêu cầu của ứng dụng:
- Chất nền loại N / chất nền bán cách điện
- Nồng độ chất pha tạp có thể điều chỉnh
- Góc lệch trục tùy chỉnh
- Chuẩn bị bề mặt sẵn sàng cho phương pháp Epi
- Phân loại mật độ khuyết tật (loại nghiên cứu so với loại sản xuất)
- Tùy chỉnh độ dày và điện trở suất
Câu hỏi thường gặp
Câu hỏi 1: Tại sao 4H-SiC lại được ưa chuộng hơn các dạng tinh thể SiC khác như 6H-SiC?
So với 6H-SiC, 4H-SiC có độ di động điện tử cao hơn và điện trở khi đóng thấp hơn, khiến nó phù hợp hơn cho các ứng dụng chuyển mạch tần số cao và công suất lớn. Loại này còn mang lại độ ổn định hiệu suất tổng thể tốt hơn trong các thiết bị MOSFET và điốt công suất, chính vì vậy mà nó đã trở thành loại đa hình chủ đạo trong lĩnh vực điện tử công suất thương mại.
Câu hỏi 2: Mục đích của góc lệch trục trong các tấm wafer SiC là gì?
Góc lệch trục (thường là 4° hướng về phía ) được áp dụng nhằm nâng cao chất lượng lớp epitactic trong quá trình phát triển CVD. Góc này giúp hạn chế các khuyết tật bề mặt như hiện tượng tập trung bậc thang và thúc đẩy chế độ phát triển theo dòng bậc thang, từ đó mang lại độ đồng nhất tinh thể tốt hơn và năng suất thiết bị cao hơn trong các cấu trúc epitactic.
Câu hỏi 3: Những yếu tố nào ảnh hưởng lớn nhất đến chất lượng tấm wafer SiC trong sản xuất thiết bị?
Các yếu tố chính bao gồm mật độ lỗ vi mô, mức độ lệch mặt đáy (BPD), độ nhám bề mặt (chỉ số Ra và chất lượng CMP), cũng như độ cong/vẹo của tấm wafer. Trong số đó, mật độ khuyết tật và chất lượng bề mặt có tác động trực tiếp nhất đến độ tin cậy của MOSFET và hiệu suất lâu dài của thiết bị.
Đánh giá
Chưa có đánh giá nào.