Epitaxy bán dẫn là quá trình tạo màng mỏng đơn tinh thể trên các chất nền silicon hoặc cacbua silic (SiC). Lớp epitaxy có cùng hướng tinh thể với chất nền và có thể được phát triển bằng cách sử dụng cùng một vật liệu (homoepitaxy) hoặc các vật liệu khác nhau (heteroepitaxy). Đối với các thiết bị tần số cao và công suất cao, sự phát triển epitaxy giúp tối ưu hóa hiệu suất thiết bị: các lớp epitaxy có điện trở suất cao cung cấp điện áp đứt cao, trong khi các chất nền có điện trở suất thấp làm giảm điện trở nối tiếp, từ đó làm giảm điện áp bão hòa. Các lớp epitaxial có thể được pha tạp thành loại P hoặc loại N, tạo thành các tiếp giáp PN cho phép dòng điện chạy một chiều, từ đó thực hiện chức năng chỉnh lưu. Epitaxy SiC được ứng dụng rộng rãi trong điện tử công suất, các thiết bị tần số vô tuyến (RF) và các ứng dụng quang điện tử.
1. Chuỗi ngành công nghiệp SiC và phân phối giá trị
Chuỗi ngành công nghiệp thiết bị SiC bao gồm ba phân khúc chính: chất nền, quá trình mọc tinh thể và sản xuất thiết bị (thiết kế, chế tạo và đóng gói). Các giai đoạn chất nền và epitaxy chiếm khoảng 70% chuỗi giá trị, trong khi quá trình chế tạo thiết bị ở giai đoạn hạ nguồn chỉ chiếm 30%. Điều này trái ngược với các thiết bị silicon truyền thống, nơi quá trình xử lý sau khi cắt wafer chiếm phần lớn chi phí sản xuất. Sự tập trung giá trị cao ở giai đoạn thượng nguồn nhấn mạnh tầm quan trọng chiến lược của công nghệ chất nền và epitaxy.
Phân đoạn chất nền bao gồm quá trình phát triển tinh thể, cắt lát wafer, mài và đánh bóng. Quá trình phát triển tinh thể có thể được thực hiện thông qua phương pháp Vận chuyển hơi vật lý (PVT), Phủ hơi hóa học nhiệt độ cao (HTCVD) hoặc Phủ lớp trên pha lỏng (LPE). Việc cắt wafer sử dụng cưa dây, dây kim cương, laser hoặc các phương pháp tách lạnh, trong khi quá trình đánh bóng cơ học hóa học (CMP) đảm bảo bề mặt phẳng, không có khuyết tật, phù hợp cho quá trình phát triển lớp phủ trên tinh thể.
2. Quy trình sản xuất chất nền SiC
- Sự phát triển của tinh thể:
- PVT: Phương pháp chính để nuôi cấy tinh thể SiC. Thiết bị tương đối đơn giản, chi phí vận hành thấp và việc kiểm soát quy trình cũng dễ dàng.
- HTCVD: Cho ra các tinh thể có độ tinh khiết cao nhưng tốc độ phát triển chậm hơn, năng suất thấp hơn và chi phí cao hơn.
- LPE: Cho ra các tinh thể chất lượng cao, ít khuyết tật, nhưng tốc độ phát triển và kích thước bị hạn chế.
- Cắt lát wafer:
- Máy cưa dây: Phương pháp tiêu chuẩn với năng suất cao và chi phí thấp.
- Cắt bằng dây kim cương và laser: Mang lại hiệu quả cao hơn, giảm thiểu tổn thất nguyên liệu và mang lại lợi ích cho môi trường.
- Phương pháp tách lạnh: Sử dụng ứng suất vật liệu bên trong để tách các tấm wafer với mức tổn thất tối thiểu.
- Mài và đánh bóng:
- CMP: Phương pháp chính để đạt được bề mặt tấm wafer cực kỳ phẳng và không có khuyết tật, yếu tố then chốt cho quá trình mọc lớp phủ chất lượng cao.
3. Các quy trình và thiết bị epitaxy
Quá trình phát triển lớp phủ epitaxial là một bước quan trọng trong quy trình chế tạo thiết bị SiC. Khác với các thiết bị silicon truyền thống, các thiết bị SiC không thể được chế tạo trực tiếp trên chất nền. Trước khi chế tạo thiết bị, cần phải phát triển một lớp phủ epitaxial đơn tinh thể chất lượng cao trên chất nền.
- Các loại epitaxy:
- Đồng tinh thể: Trồng SiC trên các chất nền SiC dẫn điện, được sử dụng cho các thiết bị công suất thấp, các ứng dụng tần số vô tuyến (RF) và quang điện tử.
- Heteroepitaxy: Trồng GaN trên các chất nền SiC bán dẫn, được sử dụng cho các thiết bị công suất cao.
- Thiết bị epitaxy:
- CVD (Phương pháp lắng đọng hơi hóa học): Các tiền chất ở dạng khí phản ứng trên các đế SiC được gia nhiệt để tạo thành các lớp epitactic.
- MOCVD (Phương pháp lắng đọng hóa học từ khí kim loại-hữu cơ): Sử dụng các tiền chất hữu cơ kim loại, cho phép lắng đọng ở nhiệt độ thấp hơn và tạo ra các lớp siêu mỏng cho các cấu trúc phức tạp.
- LPE: Làm tan chảy nguyên liệu trong dung môi kim loại nóng chảy và lắng đọng chúng lên bề mặt nền khi nguội đi.
- MBE (Phương pháp kết tinh lớp bằng chùm phân tử): Lớp phủ các lớp nguyên tử trong môi trường chân không cực cao để kiểm soát chính xác độ dày và thành phần của màng.
- Cắt miếng wafer sau quá trình epitaxy:
- Cắt miếng bằng phương pháp cơ học và cắt bằng tia laser là điều thường gặp.
- Cắt bằng laser tập trung các xung năng lượng cao vào các vùng diện tích nhỏ để làm bay hơi hoặc biến đổi vật liệu, từ đó giảm thiểu tổn thất do vết cắt và sự hình thành vết nứt.
4. Xu hướng thị trường và công nghệ
Sản xuất chất nền và quá trình phát triển lớp phủ SiC vẫn là những lĩnh vực đòi hỏi công nghệ cao trong ngành công nghiệp bán dẫn toàn cầu. Các xu hướng trong tương lai bao gồm:
- Tăng kích thước đế từ 6 inch lên 8 inch hoặc lớn hơn để giảm chi phí đơn vị.
- Nâng cấp thiết bị epitaxy nhằm đạt độ chính xác cao, mật độ khuyết tật thấp và khả năng kiểm soát lớp nguyên tử, từ đó đáp ứng các yêu cầu về công suất cao và tần số cao.
- Phát triển các công nghệ cắt lát theo hướng các phương pháp tách bằng laser không tiếp xúc, tổn thất thấp và tách lạnh.
- Thúc đẩy sự tự chủ về thiết bị trong nước và trên toàn cầu, đặc biệt là trong lĩnh vực lò ép tinh thể và hệ thống cắt lát chính xác cao.
5. Kết luận
Thiết bị phát triển lớp phủ SiC là yếu tố thiết yếu trong sản xuất các thiết bị công suất cao, tần số vô tuyến (RF) và quang điện tử. Chất lượng của chất nền, các lớp epitaksi và thiết bị cắt lát ảnh hưởng trực tiếp đến hiệu suất của thiết bị và khả năng cạnh tranh của ngành. Với nhu cầu ngày càng tăng đối với các thiết bị công suất cao, sự phát triển liên tục và nội địa hóa công nghệ epitaksi sẽ đóng vai trò ngày càng quan trọng trong chuỗi giá trị bán dẫn.