{"id":2138,"date":"2026-04-08T06:57:45","date_gmt":"2026-04-08T06:57:45","guid":{"rendered":"https:\/\/www.zmsh-semitech.com\/?p=2138"},"modified":"2026-04-08T07:00:29","modified_gmt":"2026-04-08T07:00:29","slug":"wafer-back-grinding-and-polishing","status":"publish","type":"post","link":"https:\/\/www.zmsh-semitech.com\/it\/wafer-back-grinding-and-polishing\/","title":{"rendered":"Rettifica e lucidatura del dorso del wafer: tecnologie fondamentali per il confezionamento avanzato dei semiconduttori"},"content":{"rendered":"<h2 class=\"wp-block-heading\"><strong>1. Introduzione: Perch\u00e9 l'assottigliamento dei wafer \u00e8 importante<\/strong><\/h2>\n\n\n\n<p>Nella moderna produzione di semiconduttori, il passaggio dalla lavorazione front-end al confezionamento back-end inizia con due fasi critiche: <a href=\"https:\/\/www.zmsh-semitech.com\/it\/categoria-prodotto\/grinding-machine\/\"><mark style=\"background-color:rgba(0, 0, 0, 0);color:#0693e3\" class=\"has-inline-color\">rettifica posteriore (assottigliamento del wafer) e <strong>lucidatura<\/strong><\/mark><\/a>.<\/p>\n\n\n\n<p>Dopo aver completato la fabbricazione del front-end e i test elettrici, i wafer devono essere sottoposti a un assottigliamento controllato per soddisfare requisiti sempre pi\u00f9 esigenti:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Imballaggio avanzato<\/li>\n\n\n\n<li>Gestione termica<\/li>\n\n\n\n<li>Miniaturizzazione dei dispositivi<\/li>\n\n\n\n<li>Prestazioni ad alta frequenza<\/li>\n<\/ul>\n\n\n\n<p>Lo spessore del wafer non \u00e8 pi\u00f9 solo un parametro strutturale: ha un impatto diretto sulle prestazioni, sulla resa, sull'affidabilit\u00e0 e sull'efficienza dei costi dei chip.<\/p>\n\n\n\n<figure class=\"wp-block-image aligncenter size-large\"><img fetchpriority=\"high\" decoding=\"async\" width=\"1024\" height=\"681\" src=\"https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/640-1024x681.jpg\" alt=\"\" class=\"wp-image-2139\" srcset=\"https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/640-1024x681.jpg 1024w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/640-300x199.jpg 300w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/640-768x511.jpg 768w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/640-18x12.jpg 18w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/640-600x399.jpg 600w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/640.jpg 1080w\" sizes=\"(max-width: 1024px) 100vw, 1024px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>2. Obiettivi principali della rettifica e della lucidatura del dorso del wafer<\/strong><\/h2>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>2.1 Prestazioni termiche migliorate<\/strong><\/h3>\n\n\n\n<p>I wafer pi\u00f9 sottili migliorano la dissipazione del calore riducendo il percorso termico. Questo aspetto \u00e8 particolarmente critico in:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Dispositivi di potenza (Si, SiC)<\/li>\n\n\n\n<li>CI ad alta densit\u00e0<\/li>\n\n\n\n<li>Applicazioni RF<\/li>\n<\/ul>\n\n\n\n<p>L'efficiente rimozione del calore previene il surriscaldamento e prolunga la durata del dispositivo.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>2.2 Compatibilit\u00e0 con l'imballaggio avanzato<\/strong><\/h3>\n\n\n\n<p>Le moderne tecnologie di imballaggio, come ad esempio:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Impilamento 3D (Stacking)<\/li>\n\n\n\n<li>Sistema in pacchetto (SiP)<\/li>\n\n\n\n<li>Flip-chip<\/li>\n<\/ul>\n\n\n\n<p>-richiedono wafer ultrasottili (spesso inferiori a 100 \u03bcm).<\/p>\n\n\n\n<p>Consente il diradamento:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Fattori di forma pi\u00f9 piccoli<\/li>\n\n\n\n<li>Peso ridotto della confezione<\/li>\n\n\n\n<li>Maggiore densit\u00e0 di integrazione<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>2.3 Miglioramento della flessibilit\u00e0 meccanica<\/strong><\/h3>\n\n\n\n<p>I wafer pi\u00f9 sottili presentano una maggiore flessibilit\u00e0, consentendo applicazioni in:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Elettronica indossabile<\/li>\n\n\n\n<li>Dispositivi flessibili<\/li>\n\n\n\n<li>Sensori avanzati<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>2.4 Ottimizzazione delle prestazioni elettriche<\/strong><\/h3>\n\n\n\n<p>L'assottigliamento del wafer riduce la capacit\u00e0 parassita, che \u00e8 fondamentale per la produzione di energia:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Circuiti ad alta frequenza<\/li>\n\n\n\n<li>Dispositivi RF e a microonde<\/li>\n<\/ul>\n\n\n\n<p>Ci\u00f2 consente di migliorare l'integrit\u00e0 del segnale e l'efficienza del dispositivo.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>2.5 Miglioramento della resa<\/strong><\/h3>\n\n\n\n<p>La lucidatura rimuove:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Difetti di superficie<\/li>\n\n\n\n<li>Strati di sollecitazione residua<\/li>\n\n\n\n<li>Microfratture da rettifica<\/li>\n<\/ul>\n\n\n\n<p>Questo migliora in modo significativo <strong>resa e affidabilit\u00e0 del chip finale<\/strong>.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>3. Flusso del processo di assottigliamento dei wafer standard<\/strong><\/h2>\n\n\n\n<p>Un tipico processo di rettifica e lucidatura consiste in quattro fasi fondamentali:<\/p>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Fase 1: incollaggio temporaneo<\/strong><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Il wafer viene fissato a un supporto mediante:\n<ul class=\"wp-block-list\">\n<li>Nastro adesivo (laminazione del nastro)<\/li>\n\n\n\n<li>Incollaggio della cera su substrati di vetro\/ceramica<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n\n\n\n<p>In questo modo si protegge il lato anteriore durante il diradamento.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Fase 2: rettifica posteriore (rimozione del materiale)<\/strong><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Per rimuovere il materiale sfuso si utilizzano metodi meccanici o chimici.<\/li>\n\n\n\n<li>Questa \u00e8 la fase primaria di riduzione dello spessore.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Fase 3: lucidatura<\/strong><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Rimuove:\n<ul class=\"wp-block-list\">\n<li>Segni di smerigliatura<\/li>\n\n\n\n<li>Danni al sottosuolo<\/li>\n\n\n\n<li>Sollecitazione residua<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n\n\n\n<p>Assicura una superficie liscia e priva di difetti.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Fase 4: distacco<\/strong><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Il wafer viene separato dalla via di trasporto:\n<ul class=\"wp-block-list\">\n<li>Esposizione ai raggi UV<\/li>\n\n\n\n<li>Dissoluzione chimica<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>4. Quattro principali tecnologie di assottigliamento dei wafer<\/strong><\/h2>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>4.1 Rettifica meccanica<\/strong><\/h3>\n\n\n\n<p><strong>Principio:<\/strong><br>Asportazione di materiale tramite mole diamantate.<\/p>\n\n\n\n<p><strong>Vantaggi:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Alta efficienza<\/li>\n\n\n\n<li>Adatto per la rimozione di materiale sfuso<\/li>\n<\/ul>\n\n\n\n<p><strong>Limitazioni:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Strato di danno superficiale<\/li>\n\n\n\n<li>Microfessure<\/li>\n\n\n\n<li>Richiede una lucidatura successiva<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>4.2 Lappatura (lucidatura meccanica)<\/strong><\/h3>\n\n\n\n<p><strong>Principio:<\/strong><br>Le particelle abrasive rotolano e microtagliano la superficie.<\/p>\n\n\n\n<p><strong>Caratteristiche:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Produce superfici opache e uniformi<\/li>\n\n\n\n<li>Meno aggressivo della rettifica<\/li>\n<\/ul>\n\n\n\n<p><strong>Ideale per:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Diradamento controllato<\/li>\n\n\n\n<li>Finitura intermedia<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>4.3 Lucidatura chimico-meccanica (CMP)<\/strong><\/h3>\n\n\n\n<p><strong>Principio:<\/strong><br>Combina:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Reazione chimica (ammorbidimento della superficie)<\/li>\n\n\n\n<li>Rimozione meccanica<\/li>\n<\/ul>\n\n\n\n<p><strong>Vantaggi:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>\u0909\u0924\u094d\u0915\u0943\u0937\u094d\u091f planarit\u00e0 della superficie<\/li>\n\n\n\n<li>Rugosit\u00e0 a livello nanometrico<\/li>\n\n\n\n<li>Planarizzazione globale<\/li>\n<\/ul>\n\n\n\n<p><strong>Limitazioni:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Costo pi\u00f9 elevato<\/li>\n\n\n\n<li>Controllo di processo complesso<\/li>\n<\/ul>\n\n\n\n<figure class=\"wp-block-image aligncenter size-full\"><img decoding=\"async\" width=\"880\" height=\"556\" src=\"https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/6402.png\" alt=\"\" class=\"wp-image-2140\" srcset=\"https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/6402.png 880w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/6402-300x190.png 300w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/6402-768x485.png 768w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/6402-18x12.png 18w, https:\/\/www.zmsh-semitech.com\/wp-content\/uploads\/2026\/04\/6402-600x379.png 600w\" sizes=\"(max-width: 880px) 100vw, 880px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>4.4 Incisione a umido e a secco<\/strong><\/h3>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>Incisione a umido<\/strong><\/h4>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Utilizza soluzioni chimiche<\/li>\n\n\n\n<li>Costo ridotto, configurazione semplice<\/li>\n\n\n\n<li>Scarso controllo dell'uniformit\u00e0<\/li>\n<\/ul>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>Incisione a secco<\/strong><\/h4>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Utilizza reazioni al plasma<\/li>\n\n\n\n<li>Alta precisione (in teoria)<\/li>\n\n\n\n<li>Costoso e complesso<\/li>\n<\/ul>\n\n\n\n<p><strong>Conclusione:<\/strong><br>L'incisione \u00e8 raramente utilizzata come metodo primario di assottigliamento per i wafer ad alta precisione.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>5. Sintesi del confronto dei processi<\/strong><\/h2>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><thead><tr><th>Metodo<\/th><th>Efficienza<\/th><th>Qualit\u00e0 della superficie<\/th><th>Costo<\/th><th>Uso tipico<\/th><\/tr><\/thead><tbody><tr><td>Rettifica<\/td><td>Alto<\/td><td>Basso<\/td><td>Medio<\/td><td>Rimozione di massa<\/td><\/tr><tr><td>Lappatura<\/td><td>Medio<\/td><td>Medio<\/td><td>Medio<\/td><td>Intermedio<\/td><\/tr><tr><td>CMP<\/td><td>Basso<\/td><td>Molto alto<\/td><td>Alto<\/td><td>Lucidatura finale<\/td><\/tr><tr><td>Incisione<\/td><td>Basso<\/td><td>Basso<\/td><td>Variabile<\/td><td>Casi speciali<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>6. Sfide principali nell'assottigliamento dei wafer<\/strong><\/h2>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>6.1 Uniformit\u00e0 dello spessore (controllo TTV)<\/strong><\/h3>\n\n\n\n<p>Mantenere basso il livello di <strong>Variazione dello spessore totale (TTV)<\/strong> \u00e8 fondamentale per la coerenza del dispositivo.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>6.2 Controllo dei difetti di superficie<\/strong><\/h3>\n\n\n\n<p>I problemi pi\u00f9 comuni includono:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Graffi<\/li>\n\n\n\n<li>Microfessure<\/li>\n\n\n\n<li>Contaminazione da particelle<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>6.3 Gestione dello stress<\/strong><\/h3>\n\n\n\n<p>Le sollecitazioni meccaniche e termiche possono provocare:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Curvatura<\/li>\n\n\n\n<li>Scricchiolii<\/li>\n\n\n\n<li>Guasto del dispositivo<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>7. Come migliorare la qualit\u00e0 dell'assottigliamento dei wafer<\/strong><\/h2>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>7.1 Ottimizzare i materiali di consumo<\/strong><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Adattare le dimensioni dell'abrasivo alla durezza del materiale<\/li>\n\n\n\n<li>Utilizzare una riduzione della grana a pi\u00f9 stadi<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>7.2 Messa a punto dei parametri dell'apparecchiatura<\/strong><\/h3>\n\n\n\n<p>Parametri chiave:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Pressione di deportanza<\/li>\n\n\n\n<li>Velocit\u00e0 di rotazione<\/li>\n\n\n\n<li>Velocit\u00e0 di avanzamento<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>7.3 Introduzione delle fasi di lucidatura<\/strong><\/h3>\n\n\n\n<p>Lucidatura post-macinazione:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Rimuove lo strato di danni<\/li>\n\n\n\n<li>Riduce lo stress<\/li>\n\n\n\n<li>Migliora la rugosit\u00e0 della superficie<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>8. Capacit\u00e0 dell'apparecchiatura e risultati del processo<\/strong><\/h2>\n\n\n\n<p>Prestazioni tipiche del settore:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Dimensione del wafer: fino a <strong>6 pollici (compatibile con campioni pi\u00f9 piccoli)<\/strong><\/li>\n\n\n\n<li>Dimensione minima del campione: <strong>1 cm \u00d7 1 cm<\/strong><\/li>\n\n\n\n<li>Materiali supportati:\n<ul class=\"wp-block-list\">\n<li>Silicio (Si)<\/li>\n\n\n\n<li>Arsenuro di gallio (GaAs)<\/li>\n\n\n\n<li>Fosfuro di indio (InP)<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Precisione del processo<\/strong><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>TTV del wafer da 4 pollici: \u00b13 \u03bcm<\/li>\n\n\n\n<li>wafer da 6 pollici TTV: \u00b15 \u03bcm<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Qualit\u00e0 della superficie<\/strong><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Rugosit\u00e0 della superficie: <strong>Ra \u2264 0,5 nm (@1 \u03bcm\u00b2)<\/strong><\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Spessore finale<\/strong><\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Wafer standard: ~100 \u03bcm<\/li>\n\n\n\n<li>Wafer incollati: ~50 \u03bcm<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>9. Approfondimento sul settore: L'equilibrio tra spessore e prestazioni<\/strong><\/h2>\n\n\n\n<p>Con l'evoluzione dei dispositivi a semiconduttore verso:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Maggiore integrazione<\/li>\n\n\n\n<li>Impilamento 3D<\/li>\n\n\n\n<li>Imballaggio avanzato<\/li>\n<\/ul>\n\n\n\n<p>L'assottigliamento dei wafer diventa una fase strategica del processo, non solo un'operazione meccanica.<\/p>\n\n\n\n<p>Tuttavia, esiste un importante compromesso:<\/p>\n\n\n\n<blockquote class=\"wp-block-quote is-layout-flow wp-block-quote-is-layout-flow\">\n<p>I wafer pi\u00f9 sottili consentono una maggiore integrazione, ma un assottigliamento eccessivo pu\u00f2 compromettere la stabilit\u00e0 meccanica e le prestazioni del dispositivo.<\/p>\n<\/blockquote>\n\n\n\n<p>Pertanto, la scelta del giusto metodo di assottigliamento e della finestra di processo \u00e8 essenziale per:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Controllo dei costi<\/li>\n\n\n\n<li>Ottimizzazione della resa<\/li>\n\n\n\n<li>Affidabilit\u00e0 a lungo termine<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>10. Conclusione<\/strong><\/h2>\n\n\n\n<p>La rettifica e la lucidatura del retro del wafer sono tecnologie fondamentali che collegano la fabbricazione del front-end al packaging avanzato.<\/p>\n\n\n\n<p>Un processo di diradamento ben ottimizzato pu\u00f2:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Migliorare le prestazioni termiche ed elettriche<\/li>\n\n\n\n<li>Consentire architetture di packaging avanzate<\/li>\n\n\n\n<li>Aumentare la resa e ridurre i costi<\/li>\n<\/ul>\n\n\n\n<p>Con il progredire della tecnologia dei semiconduttori, <strong>precisione, stabilit\u00e0 e integrazione dei processi<\/strong> nell'assottigliamento dei wafer continuer\u00e0 a definire il vantaggio competitivo.<\/p>","protected":false},"excerpt":{"rendered":"<p>1. Introduction: Why Wafer Thinning Matters In modern semiconductor manufacturing, the transition from front-end processing to back-end packaging begins with two critical steps: back grinding (wafer thinning) and polishing. After wafers complete front-end fabrication and electrical testing, they must undergo controlled thinning to meet increasingly demanding requirements in: Wafer thickness is no longer just a [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":2139,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","ast-disable-related-posts":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[25],"tags":[44,870,404,869,334,864,875,36,868,867,876,866,872,877,871,196,874,865,873],"class_list":["post-2138","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technology-applications","tag-advanced-packaging","tag-back-grinding","tag-chemical-mechanical-polishing-2","tag-chip-stacking","tag-cmp","tag-gaas-wafer-thinning","tag-inp-wafer-polishing","tag-semiconductor-manufacturing","tag-semiconductor-process-flow","tag-sic-wafer-processing","tag-thin-wafer-technology","tag-wafer-bonding-and-debonding","tag-wafer-etching","tag-wafer-grinding-process","tag-wafer-lapping","tag-wafer-polishing","tag-wafer-surface-roughness","tag-wafer-thinning","tag-wafer-ttv"],"_links":{"self":[{"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/posts\/2138","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/comments?post=2138"}],"version-history":[{"count":2,"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/posts\/2138\/revisions"}],"predecessor-version":[{"id":2142,"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/posts\/2138\/revisions\/2142"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/media\/2139"}],"wp:attachment":[{"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/media?parent=2138"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/categories?post=2138"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.zmsh-semitech.com\/it\/wp-json\/wp\/v2\/tags?post=2138"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}